| Formatted contents note |
Computadoras digitales e información 3, / Computadoras digitales 3, / representación de la información 5, / estructura de la computadora 6, / más sobre la computadora genérica 6, / Sistemas numéricos 8, / números binarios 9, / números octales y hexadecimales 11, / intervalos numéricos 12, / Operaciones aritméticas 13, / conversión de decimal a otras bases 15, /códigos decimales 17, / suma en BCD 19, / Códigos alfanuméricos 20, / código de caracteres ASCII 20, / bit de paridad 22, / Unicode 23, / resumen 26, / problemas 27, / Circuitos lógicos de combinación 31, / Lógica binaria y compuertas 31, / lógica binaria 32, / compuertas lógicas 33, / Algebra Booleana 35, / identidades básicas de algebra booleana 36, / manipulación algebraica 39, / complemento de una función 42, / Formas Estándar 43, / minitérminos y maxitérminos 43, / suma de productos 47, / producto de sumas 48, / Simplificación de mapas 49, / mapa de dos variables 49, / mapa de tres variables 50, / mapa de cuatro variables 55, / Manipulación de mapas 58, / implicantes primarios esenciales 59, / implicantes primarios no esenciales 61, / simplificación de productos de suma 62, / condiciones irrelevantes 63, / Compuertas de NAND y NOR 65, / circuitos NAND 67, / implementación de dos niveles 68, / circuitos NAND multinivel 71, / circuitos NOR 73, / Compuertas OR exclusivas74, / función non 76, / generación y comprobación de paridad 77, / Circuitos integrados 79, / familias lógicas digitales 79, / lógica positiva y negativa 81, / Circuitos de 83, / modelos de conmutadores de los transistores de CMOS 83, / modelos de conmutadores de los transistores de CMOS 83, / redes de conmutadores 84, / circuitos de CMOS totalmente complementarios 85, / compuertas de transmisión 89, / Resumen 91, / referencias 92, / problemas 92, / Diseño lógico de combinación 99, / Circuitos de combinación 99, / temas de diseño 100, / jerarquía de diseño 101, / diseño asistido por computadora 104, / diseño descendente 104, / Procedimientos de análisis 105, / derivación de funciones booleanas 105, / derivación de la tabla de verdad 107, / simulación lógica 108, / Procedimiento de diseño 110, /convertidores de código 111, / descodificadores 117, / expansión de un descodificador 119, / implementación de circuitos de combinación 120, / Codificadores 121, / codificador d prioridad 122, / Multiplexores 124, / implementación de circuitos de combinación 127, / desmultiplexor 129, / Sumadores binarios 130, / semisumador 131, / sumador completo 131, / sumador binario de acarreo en cascada 133, / sumador de acarreo adelantado 134, / Resta binaria 137, / complementos 140, / resta de complementos 141, / Sumadores-Restadores binarios 143, / números binarios con signo 143, / suma y resta binaria signada 146, / desborde 148, / Multiplicadores binarios 150, / Aritmética decimal 151, / empleo de complementos en decimal 152, / Símbolos gráficos normalizados 154 , / símbolo grafico normal del decodificador 155, / símbolos gráficos normales para el multiplexor 157, / notación de dependencias 159, / símbolo calificador de las entradas y salidas 160, / 160, / Resumen 162, / Referencias 162, / Problemas 163, / Circuitos secuenciales 173, / Definiciones de circuito secuencial 173, / Latches 177, / latches SR y SR 177, / latch D 180, / Flip-Flops 182, / flip-flop maestro-subordinado 183, / flip-flop disparado por flanco 187, / símbolos gráficos normales 188, / tabla de características 190, / entradas directas 191, / Análisis de circuitos secuenciales 192, / ecuaciones de entrada 193, / tabla de estados 194, / análisis con flip-flops JR 197, / diagrama de estados 198, / Diseño de circuitos secuenciales 199, / procedimiento de diseño 200, / obtención de diagramas de estados y tablas de estados 200, / Diseño mediante flip-flops D 203, / Diseño con flip-flops JR 207, / tablas de excitación de flip-flop 208, / procedimiento de diseño 209, / Resumen 214, / Referencias 214, / Problemas 214, / Contadores y registros 221, / Definición de registro y contador 221, / Registros 222, / registro con carga paralela 223, / Registros de desplazamiento 225, / transferencia serial 226, / suma serial 228, / registro de desplazamiento con carga paralela 230, / registro de desplazamiento bidireccional 231, / Contador de rizo 232, / Contadores binarios síncronos 236, / diseño de un contador binario 236, / contador con flip-flops D 238, / contadores seriales y paralelos 240, / contador binario ascendente-descendente 241, / contador binario con carga paralela 242, / Otros contadores 244, / contador con BCD 245, / secuencia de conteo arbitraria 246, / Símbolos gráficos normales 247, / Resumen 250, / Referencias 250, / Problemas 251, / Memoria y dispositivos lógicos programables 255, / Definición de memoria y dispositivo lógico programable 256, / Memoria de acceso aleatorio 257, / operaciones de lectura y escritura 259, / formas de onda de tiempo 260, / propiedades de la memoria 262, / Circuitos integrados de RAM 262, / buffers de tres estados 266, / selección coincidente 268, / Arreglo de circuitos integrados de RAM 271, / Detección y corrección de errores 274, / códigos de Hamming 275, / Tecnologías de lógica programable 277, / memoria de solo lectura 279, / implementación de circuitos de combinación 282, / Arreglo de lógica programable 284, / Dispositivos lógicos de arreglo programable 288, / dispositivos lógicos programables de VLSI 293, / CPLD Altera MAX 7000 293, / FPGA Actel ACT 3 295, / Estructura de Xilinx XC4000 296, / interconexiones Xilinx 299, / Lógica de Xilinx 300, / Resumen 302, / Referencias 303, / Problemas 303, / Transferencias de registros y rutas de datos 309, / ruta de datos y operaciones 310, / Operaciones de transferencia de registros 312, / Microoperaciones 314, / microopreraciones matemáticas 315, / microoperaciones lógicas 317, / microoperaciones de desplazamiento 319, / Transferencia basada en multiplexor 320, / Transferencia basada en bus 320, / bus de tres estados 323, / transferencia de memoria 324, / Rutas de datos 327, / Unidad lógica/ Aritmética 329, / circuito aritmético 330, / circuito lógico 333, / unidad lógica/ aritmética 334, / Desplazador (SHIFTER) 335, / DESPLAZADOR CIRCULAR 337, / Representación de rutas de datos 338, / Palabra de control 340, / Ruta de control 340, / ruta de datos de canalización 346, / ejecución de microoperaciones en canalización 350, / Resumen 352, / Referencias 352, / Problemas 353, / Secuenciación y control 359, / Unidad de control 360, / Maquinas de estado algorítmico 361, / grafica ASM 361, / consideraciones sobre tiempos 364, / Ejemplo de diseño : multiplicador binario 365, / multiplicador binario 365, / ruta de datos del multiplicador 366, / Gráfica ASM del multiplicador 368, / Control alambrado 370, / registro de secuencia y descodificador 373, / un flip-flop por estado 374, / Control microprogramado 378, / ejemplo de multiplicador binario 381, / Arquitectura de una computadora sencilla 386, / instrucciones 386, / formatos de instrucciones 387, / diagrama de recursos de almacenamiento 390, / Control alambrado de ciclo sencillo 391, / descodificador de instrucciones 391, / instrucciones y programa de ejemplo 394, / Control Microprogramado de ciclos múltiples 398, / diseño de microprogramas 401, / alternativa alambrada 408, / Control en canalización 410, / programación en canalización y desempeño 414, / Resumen 417, / Referencias 418, / Problema 418, / Arquitectura del conjunto de instrucciones 427, / conceptos de Arquitectura de computación 427, / ciclo de operación básico de una computadora 429, / conjunto de registros 429, / Direccionamiento de operandos 430, / instrucciones de tres direcciones 431, / instrucciones de dos direcciones 431, / instrucciones de una dirección 431, / instrucciones de 0 direcciones 432, / arquitectura de direccionamiento 433, / Modos de direccionamiento 435, / modo implícito 436, / modo inmediato 436, / modos de registro y de registro indirecto 436, / modo de direccionamiento directo 437, / modo de direccionamiento indirecto 438, / modo de direccionamiento relativo 439, / modo de direccionamiento indizado 439, / resumen de los modos de direccionamiento 439, / Arquitectura de conjunto de instrucciones 441, / instrucciones de transferencia de datos 443, / instrucciones de pila 444, / E/S independiente frente a E/S correlacionada a memoria 445, / Instrucciones de manipulación de datos 446, / instrucciones aritméticas 446, / instrucciones lógica y de manipulación de bits 447, / instrucciones de desplazamiento 449, / Computación de punto flotante 450, / operaciones aritméticas 451, / exponente sesgado 452, / formato de operando normal 453, / Instrucciones de control de programa 455, / instrucciones de bifurcación condicional 456, instrucciones de llamada y retorno de procedimiento 459, / Interrupción de programa 460, / tipos de interrupciones 461, / procesamiento de interrupciones externas 462, / Resumen 464, / Referencias 464, / Problemas 465, / Diseños de unidad central de proceso 471, / Dos diseños de CPU 471, / Computadora de conjunto complejo de instrucciones 472, / arquitectura de conjunto de instrucciones 472, / organización de la ruta de datos 477, / organización del control microprogramado 483, / estructura del microprograma 490, / microrrutinas 493, / Computadora de conjunto reducido de instrucciones 502, / arquitectura de conjunto de instrucciones 503, / modos de direccionamiento 505, / organización de la ruta de datos 506, / organización del control 509, / riesgos de datos 511, / riesgos de control 518, / Más sobre el diseño 522, / comparación sobre el diseño 522, / comparación entre CISC y RISC 522, / conceptos avanzados en CPU 524, / sistemas digitales 528, / Resumen 528, / Referencias 529, / Problemas 530, / Entrada-Salida y Comunicación 535, / E/S de las computadoras 535, / Ejemplo de periféricos 536, / teclado 536, / disco duro 537, / despliegue grafico o pantalla 539, / velocidades de transferencia de E/S 540, / Interfaces e E/S 540, / bus de E/S y unidades de interfaz 541, / ejemplo de interfaz de E/S 542, / selección por impulsos 544, / acuerdo 545, / Comunicación serial 547, / transmisión asíncrona 548, / transmisión síncrona 549, / de nuevo, una revisión del teclado 549, / Modos de transferencia 550, / ejemplo de transferencia controlada por programa 551, / transferencia iniciada por interrupción 552, / Interrupción con prioridad 554, / prioridad de eslabonamiento en guirnalda 555, / hardware de prioridad paralela 556,/ Acceso directo a memoria 558, / controlador de DMA 558, / transferencia de DMA 560, / Procesadores de E/S 561, / Resumen 564, / Referencia 565, / problema 565, / Sistemas de memoria 570, / Localidad de referencia 572, / Memoria caché 574, / correlaciones del caché 576, / tamaño de línea 581, / carga del caché 582,/ métodos de escritura 583, / integración de conceptos 585, / Cachés de instrucciones y de datos 587, / cachés de niveles múltiples 588, / Memoria virtual 588, / tablas de página 589, / búfer lateral de traducción 591, / la memoria virtual y el caché 594, / Resumen 594, / Referencias 595, problemas 596, / índice 598. |
