| 000 -LEADER |
|---|
| fixed length control field |
13521cam a2200313 a 4500 |
| 003 - CONTROL NUMBER IDENTIFIER |
|---|
| control field |
DO-SlITS |
| 005 - DATE AND TIME OF LATEST TRANSACTION |
|---|
| control field |
20190513070024.0 |
| 007 - PHYSICAL DESCRIPTION FIXED FIELD--GENERAL INFORMATION |
|---|
| fixed length control field |
ta |
| 008 - FIXED-LENGTH DATA ELEMENTS--GENERAL INFORMATION |
|---|
| fixed length control field |
141025s2005 sp ad 0|1 ||spa d |
| 020 ## - INTERNATIONAL STANDARD BOOK NUMBER |
|---|
| International Standard Book Number |
8420543993 |
| 040 ## - CATALOGING SOURCE |
|---|
| Original cataloging agency |
DO-SlITS |
| Language of cataloging |
spa |
| Transcribing agency |
DO-SlITS |
| 041 ## - LANGUAGE CODE |
|---|
| Language code of text/sound track or separate title |
spa |
| 082 04 - DEWEY DECIMAL CLASSIFICATION NUMBER |
|---|
| Classification number |
621.381958 |
| Item number |
M285f 2005 |
| Edition number |
21 |
| 100 ## - MAIN ENTRY--PERSONAL NAME |
|---|
| Personal name |
Mano, M. Morris, |
| 9 (RLIN) |
1268 |
| 245 10 - TITLE STATEMENT |
|---|
| Title |
Fundamentos de diseño lógico y computadoras / |
| Statement of responsibility, etc. |
M. Morris Mano, Charles R. Kime ; traducción: José Antonio Herrera Camacho, Martina Eckert, Beatriz Valcuende Lozano |
| 250 ## - EDITION STATEMENT |
|---|
| Edition statement |
Tercera |
| 260 ## - PUBLICATION, DISTRIBUTION, ETC. (IMPRINT) |
|---|
| Place of publication, distribution, etc. |
Madrid : |
| Name of publisher, distributor, etc. |
Pearson Educación, |
| Date of publication, distribution, etc. |
2005. |
| 300 ## - PHYSICAL DESCRIPTION |
|---|
| Extent |
xviii, 626 páginas : |
| Other physical details |
ilustraciones, gráficas ; |
| Dimensions |
25 x 20 cm. |
| 505 0# - FORMATTED CONTENTS NOTE |
|---|
| Formatted contents note |
Capítulo 1. ORDENADORES DIGITALES E INFORMACIÓN / <br/>1-1. Computadoras digitales / <br/>Representación de la información / <br/>Estructura de una computadora / <br/>Más en relación con la computadora genérica / <br/>1-2. Sistemas numéricos / <br/>Números binarios / <br/>Números octales y hexadecimales / <br/>Rangos de los números / <br/>1-3. Operaciones aritméticas / <br/>Conversión de decimal a otras bases / <br/>1-4. Códigos decimales / <br/>Suma en BCD / <br/>Bit de paridad / <br/>1-5. Códigos Gray / <br/>1-6. Códigos alfanuméricos / <br/>1-7. Sumario del capítulo / <br/>Referencias / <br/>Problemas / <br/>Capítulo 2. CIRCUITOS LÓGICOS COMBINACIONALES / <br/>2-1. Lógica binaria y puertas /<br/>Lógica binaria / <br/>Puertas lógicas / <br/>2-2. Álgebra de Boole / <br/>Identidades básicas del Álgebra de Boole / <br/>Manipulación algebraica / <br/>El complemento de una función / <br/>2-3. Formas canónicas / <br/>Minitérminos y maxitérminos / <br/>Suma de productos / <br/>Producto de sumas / <br/>2-4. Optimización de circuitos de dos niveles / <br/>Criterios de coste / <br/>Mapa de dos variables / <br/>Mapa de tres variables / <br/>Mapa de cuatro variables / <br/>2-5. Manipulación del mapa / <br/>Implicantes primos esenciales / <br/>Implicantes primos no esenciales / <br/>Optimización de producto de sumas / <br/>Condiciones de indiferencia / <br/>2-6. Optimización de circuitos multinivel / <br/>2-7. Otros tipos de puertas / <br/>2-8. Operador y puertas OR exclusiva / <br/>Función impar / <br/>Salidas en altas impedancia / <br/>2-9. Resumen del capítulo / <br/>2-10. Referencias / <br/>Problemas / <br/>Capítulo 3. DISEÑO LÓGICO COMBINACIONAL / <br/>3-1. Conceptos de diseño y automatización / <br/>Diseño jerárquico / <br/>Diseño top-down / <br/>Diseño asistido por computadora / <br/>Lenguaje de descripción hardware / <br/>Síntesis lógica / <br/>3-2. El espacio de diseño / <br/>Propiedades de las puertas / <br/>Niveles de integración / <br/>Tecnologías de circuitos / <br/>Parámetros tecnológicos / <br/>Lógica positiva y negativa / <br/>Compromisos de diseño / <br/>3-3. Ciclo de diseño / <br/>3-4. Mapeado tecnológico / <br/>Especificaciones de las células / <br/>Librerías / <br/>Técnicas de mapeado / <br/>3-5. Verificación / <br/>Análisis lógico manual / <br/>La simulación / <br/>3-6. Tecnologías de implementación programables / <br/>Memorias de sólo lectura / <br/>Array lógico programable / <br/>Arrays de lógica programables / <br/>3-7. Sumario del capítulo / <br/>Referencias / <br/>Problemas /Capítulo 4. FUNCIONES Y CIRCUITOS COMBINACIONALES / <br/>4-1. Circuitos combinacionales / <br/>4-2. Funciones lógicas básicas / <br/>Asignación, transferencia y complemento / <br/>Funciones de varios bits / <br/>Habilitación / <br/>4-3. Decodificación / <br/>Extensión de descodificadores / <br/>Decodificadores con señal de habilitación / <br/>4-4. Codificación / <br/>Codificador con prioridad / <br/>Expansión de codificadores / <br/>4-5. Selección / <br/>Multiplexores / <br/>Expansión de multiplexores / <br/>Implementaciones alternativas de selectores / <br/>4-6. Implementación de funciones combinacionales / <br/>Empleando decodificadores / <br/>Empleando multiplexores / <br/>Empleando memorias de sólo lectura / <br/>Usando arrays lógicos programables / <br/>Usando arrays de lógica programable / <br/>Empleando tablas de búsqueda / <br/>4-7. HDL representación para circuitos combinacionales-VHDL / <br/>4-8. Representación HDL de circuitos combinacionales-Verilog / <br/>4-9. Resumen del capítulo / <br/>Referencias / <br/>Problemas / <br/>Capítulo 5. FUNCIONES Y CIRCUITOS ARITMÉTICOS / <br/>5-1. Circuitos combinacionales iterativos / <br/>5-2. Sumadores binarios / <br/>Semi-sumador / <br/>Sumador completo / <br/>Sumador binario con acarreo serie / <br/>Sumador con acarreo anticipado / <br/>5-3. Resta binaria / <br/>Complementos / <br/>Resta con complementos / <br/>5-4. Sumador-restador binario / <br/>Números binarios con signo / <br/>Suma y resta binaria con signo / <br/>Overflow o desbordamiento / <br/>5-5. Multiplicación binaria / <br/>5-6. Otras funciones aritméticas / <br/>Contracción o reducción / <br/>Incremento / <br/>Decremento / <br/>Multiplicación por constantes / <br/>División por constantes / <br/>Relleno a ceros y extensión / <br/>5-7. Representación HDL-VHDL / <br/>Descripción de comportamiento / <br/>5-8. Representaciones HDL-Verilog / <br/>Descripción de comportamiento / <br/>5-9. Resumen del capítulo / <br/>Referencias / <br/>Problemas / <br/>Capítulo 6. CIRCUITOS SECUENCIALES / <br/>6-1. Definición de circuito secuencial / <br/>6-2. Latches / <br/>Latches RS y RS / <br/>Latch D / <br/>6-3. Flip-flops / <br/>Flip-flop maestro-esclavo / <br/>Flip-flop disparados por flanco / <br/>Símbolos gráficos estándar / <br/>Entradas asíncronas / <br/>Tiempos de los flip-flops / <br/>6-4. Análisis de circuitos secuenciales / <br/>Ecuaciones de entrada / <br/>Tabla de estados / <br/>Diagrama de estados / <br/>Temporización del circuito secuencial / <br/>Simulación / <br/>6-5. Diseño de circuitos secuenciales / <br/>Procedimiento del diseño / <br/>Localización de los diagramas de estados y las tablas de estados / <br/>Asignación de estados / <br/>Diseñando con flip-flops D / <br/>Diseñando con estados no usados / <br/>Verificación / <br/>6-6. Otros tipos de flip-flops / <br/>Flip-flops JK y T / <br/>6-7. Representación HDL para circuitos secuenciales- VHDL / <br/>6-8. Representación de HDL para circuitos secuenciales-Verilog / <br/>6-9. Resumen del capítulo / <br/>Referencias / <br/>Problemas / <br/>Capítulo 7. REGISTROS Y TRANSFERENCIA DE REGISTROS / <br/>7-1. Registros y habilitación de carga / <br/>Registro con carga en paralelo / <br/>7-2. Transferencia de registros / <br/>7-3. Operaciones de transferencia de registros / <br/>7-4. Nota para usuarios de VHDL y Verilog / <br/>7-5. Microoperaciones / <br/>Microoperaciones aritméticas / <br/>Microoperaciones lógicas / <br/>Microoperaciones de desplazamiento / <br/>7-6. Microoperaciones en un registro / <br/>Transferencias basadas en multiplexores / <br/>Registros de desplazamiento / <br/>Contador asíncrono / <br/>Contadores binarios síncronos / <br/>Otros contadores / <br/>7-7. Diseño de células básicas de un registro / <br/>7-8. Transferencia de múltiples registros basada en buses y multiplexores / <br/>Bus triestado / <br/>7-9. Transferencia serie y microoperaciones / <br/>Suma en serie / <br/>7-10. Modelado en HDL de registros de desplazamiento y contadores-VHDL / <br/>7-11. Modelado en HDL de registros de desplazamiento y contadores-Verilog / <br/>7-12. Resumen del capítulo / <br/>Referencias / <br/>Problemas / <br/>Capítulo 8. SECUENCIAMIENTO Y CONTROL / <br/>8-1. La unidad de control / <br/>8-2. Algoritmo de máquinas de estados / <br/>Diagrama ASM / <br/>8-3. Ejemplos de diagramas ASM / <br/>Multiplicador binario / <br/>8-4. Control cableado / <br/>Registro de secuencia y descodificador / <br/>Un flip-flop por estado / <br/>8-5. Representación HDL del multiplicador binario- VHDL / <br/>8-6. Representación HDL del multiplicador binario-Verilog / <br/>8-7. Control microprogramado / <br/>8.8. Resumen del capítulo / <br/>Referencias / <br/>Problemas / <br/>Capítulo 9. MEMORIAS / <br/>9-1. Definiciones / <br/>9-2. Memoria de acceso aleatorio / <br/>Operaciones de lectura y escritura / <br/>Temporización de las formas de onda / <br/>Características de las memorias / <br/>9-3. Memorias integradas SRAM / <br/>Selección combinada / <br/>9-4. Array de circuitos integrados de memoria SRAM / <br/>9-5. Circuitos integrados de memoria DRAM / <br/>Celda DRAM / <br/>Tira de un bit de memoria DRAM / <br/>9-6. Tipos de memoria DRAM / <br/>Memoria síncrona DRAM (SDRAM) / <br/>Memoria SDRAM de doble tasa de transferencia de datos (DDR SDRAM) / <br/>Memoria RAMBUS@ DRAM (RDRAM) / <br/>9-7. Arrays de circuitos integrados de memorias dinámicas RAM / <br/>9-8. Resumen del capítulo / <br/>Referencias / <br/>Problemas / <br/>Capítulo 10 . FUNDAMENTOS DEL DISEÑO DE PROCESADORES / <br/>10-1. Introducción / <br/>10-2. Rutas de datos / <br/>10-3. Unidad aritmético-lógica / <br/>Circuito aritmético / <br/>Circuito lógico / <br/>Unidad lógico-aritmética / <br/>10-4. El desplazador / <br/>Barrel Shifter / <br/>10-5. Representación de rutas de datos / <br/>10-6. La palabra de control / <br/>10-7. Arquitectura de un sencillo procesador / <br/>Arquitectura de conjunto de instrucciones / <br/>Recursos de almacenamiento / <br/>Formatos de la instrucción / <br/>Especificación de las instrucciones / <br/>10-8. Control cableado de un solo ciclo / <br/>Decodificador de instrucciones / <br/>Ejemplo de instrucciones y programa / <br/>Problemas del procesador de un solo ciclo / <br/>10-9. Control cableado multiciclo / <br/>Diseño del control secuencial / <br/>10-10. Resumen del capítulo / <br/>Referencias / <br/>Problemas / <br/>Capítulo 11. ARQUITECTURA DE CONJUNTO DE INSTRUCCIONES / <br/>11-1. Conceptos de la arquitectura de procesadores / <br/>Ciclo de operación básico de un procesador / <br/>Conjunto de registros / <br/>11-2. Direccionamiento de los operandos / <br/>Instrucciones de tres direcciones / <br/>Instrucciones de dos direcciones / <br/>Instrucciones de una dirección / <br/>Instrucciones con cero direcciones / <br/>Arquitecturas de direccionamiento / <br/>11-3. Modos de direccionamiento / <br/>Modo implícito / <br/>Modo inmediato / <br/>Modos registro y registro indirecto / <br/>Modo de direccionamiento directo / <br/>Modo de direccionamiento indirecto / <br/>Modo de direccionamiento relativo / <br/>Modo de direccionamiento indexado / <br/>Resumen de modos de direccionamiento / <br/>11-4. Arquitecturas de conjunto de instrucciones / <br/>11-5. Instrucciones de transferencia de datos / <br/>Instrucciones de manejo de pila / <br/>E/S independiente versus EIS ubicada en memoria / <br/>11-6. Instrucciones de manipulación de datos / <br/>Instrucciones aritméticas / <br/>Instrucciones lógicas y de manipulación de bits / <br/>Instrucciones de desplazamiento / <br/>11-7. Cálculos en punto flotante / <br/>Operaciones aritméticas / <br/>Exponente sesgado / <br/>Formato estándar de los operandos / <br/>11-8. Instrucciones de control de programa / <br/>Instrucciones de bifurcación condicional / <br/>Instrucciones de llamada y retorno de subrutinas / <br/>11-9. Interrupciones / <br/>Tipos de interrupciones / <br/>Procesamiento de interrupciones externas / <br/>11-10. Resumen / <br/>Referencias / <br/>Problemas / <br/>Capítulo 12. UNIDADES CENTRALES DE PROCESAMIENTO RISC y CISC / <br/>12-1. Ruta de datos segmentada / <br/>Ejecución de microoperaciones de pipeline / <br/>12-2. Control de la ruta de datos segmentada / <br/>Rendimiento y realización de un pipeline / <br/>12-3. Procesador de conjunto reducido de instrucciones / <br/>Arquitectura de conjunto de instrucciones / <br/>Modos de direccionamiento / <br/>Organización de la ruta de datos / <br/>Organización del control / <br/>Conflictos de datos / <br/>Control de conflictos / <br/>12-4. Procesadores de conjunto de instrucciones complejo / <br/>Modificaciones de la ISA / <br/>Modificaciones en la ruta de datos / <br/>Modificaciones de la unidad de control / <br/>Control microprogramado / <br/>Microprograma para instrucciones complejas / <br/>12-5. Más sobre diseño / <br/>Conceptos de CPU de alto rendimiento / <br/>Recientes innovaciones arquitecturales / <br/>Sistemas digitales / <br/>12-6. Resumen / <br/>Referencias / <br/>Problemas / <br/>Capítulo 13. ENTRADA/SALIDA y COMUNICACIONES / <br/>13-1. Procesadores de E/S / <br/>13-2. Ejemplo de periféricos / <br/>Teclado / <br/>Disco duro / <br/>Monitores gráficos / <br/>Tasas de transferencia de E/S / <br/>13-3. Interfaces de E/S / <br/>Unidad interfaz y bus de E/S / <br/>Ejemplo de interfaz de E/S / <br/>Strobing / <br/>Handshaking / <br/>13-4. Comunicación serie / <br/>Transmisión asíncrona / <br/>Transmisión síncrona / <br/>De vuelta al teclado / <br/>Un bus de E/S serie basado en paquetes / <br/>13-5. Modos de transferencia / <br/>Ejemplo de una transferencia controlada por programa / <br/>Transferencia iniciada por interrupción / <br/>13-6. Prioridad en las interrupciones / <br/>Prioridad Daisy Chain / <br/>Hardware de prioridad paralela / <br/>13-7. Acceso directo a memoria / <br/>El controlador de DMA / <br/>Transferencia de DMA / <br/>13-8. Procesadores de E/S / <br/>13-9. Resumen del capítulo / <br/>Referencias / <br/>Problemas / <br/>Capítulo 14. SISTEMAS DE MEMORIA / <br/>14-1. Jerarquía de memoria / <br/>14-2. Localidad de referencia / <br/>14-3. Memoria caché / <br/>Mapeado de la caché<br/>Tamaño de línea / <br/>Carga de la caché / <br/>Métodos de escritura / <br/>Integración de conceptos / <br/>Cachés de instrucciones y datos / <br/>Cachés de múltiples niveles / <br/>14-4. Memoria virtual / <br/>Tablas de páginas / <br/>Translation Lookaside Buffer / <br/>Memoria virtual y caché / <br/>14-5. Resumen del capítulo / <br/>Referencias / <br/>Problemas |
| 520 ## - SUMMARY, ETC. |
|---|
| Summary, etc. |
El objeto de este texto es proporcionar una comprensión de los fundamentos del diseño lógico y de los procesadores para una amplia audiencia de lectores. El Proceso de diseño se ha autorizado utilizando lenguajes de descripción hardware y síntesis lógicas, y la búsqueda de alta velocidad y de bajo consumo han combinado los fundamentos del diseño de los procesadores.<br/>El contenido de esta tercera edición continúa su enfoque en los fundamentos mientras que al mismo tiempo refleja la importancia relativa de los conceptos básicos como la tecnología y la evolución del proceso de diseño. |
| 650 14 - SUBJECT ADDED ENTRY--TOPICAL TERM |
|---|
| Topical term or geographic name as entry element |
Diseño lógico |
| 650 14 - SUBJECT ADDED ENTRY--TOPICAL TERM |
|---|
| Topical term or geographic name as entry element |
Circuitos lógicos Circuitos de computadores Computadores electrónicos digitales Electrónica - Diagramas. |
| 650 14 - SUBJECT ADDED ENTRY--TOPICAL TERM |
|---|
| Topical term or geographic name as entry element |
Ordenadores |
| 9 (RLIN) |
6576 |
| 700 1# - ADDED ENTRY--PERSONAL NAME |
|---|
| 9 (RLIN) |
6572 |
| Personal name |
Kime, Charles R. |
| 700 1# - ADDED ENTRY--PERSONAL NAME |
|---|
| 9 (RLIN) |
6573 |
| Personal name |
Herrera Camacho, José Antonio, |
| Relator term |
traducción |
| 700 1# - ADDED ENTRY--PERSONAL NAME |
|---|
| 9 (RLIN) |
6574 |
| Personal name |
Eckert, Martina, |
| Relator term |
traducción |
| 700 1# - ADDED ENTRY--PERSONAL NAME |
|---|
| 9 (RLIN) |
6575 |
| Personal name |
Valcuende Lozano, Beatriz, |
| Relator term |
traducción |
| 942 ## - ADDED ENTRY ELEMENTS (KOHA) |
|---|
| Source of classification or shelving scheme |
|
| Koha item type |
Libros |
